0%

Superscalar CPU Design - 1 - Abstract

参数

  • 指令集:MIPS 32位
  • 顺序 2-way 超标量

简介

本着先写个博客记录一下的心情,尽管书还没看完,决定先写个博客记录一下。

整体的设计应当分为以下几个部分:

  1. Prediction & Fetch (PF) 为分支预测与取指令部分,分支预测器包括全局历史预测和局部历史预测,再从iCache取指令
  2. Register Rename(R)为寄存器重命名阶段,将32个逻辑寄存器重命名到物理寄存器中
  3. Issue(I)为发射阶段,判断发射队列中合适的指令进行寄存器读取并传输到执行单元中
  4. Execute(E)为执行阶段,主要指加减法的计算,单独设置乘法器在此花多周期进行计算
  5. Memory Access(M)为访存阶段,对dCache进行读写
  6. Bypass(B)为将相应的结果数据返回到流水线中供高效计算的旁路网络

先写这么多。具体的综述内容可能还需要慢慢写完了才能继续概括总结。