Jayfeather9's Blog

操作系统实验课 Lab1 实验报告

操作系统实验课 Lab0 实验报告

你好，世界。

计算机组成 P6 CPU 设计文档，描述了 Verilog 完成的支持更多指令的五级流水线 MIPS CPU 的设计方案。

计算机组成 P5 CPU 设计文档，描述了 Verilog 完成的五级流水线 MIPS CPU 的设计方案。

计算机组成 P4 CPU 设计文档，描述了 Verilog 完成的简单单周期 MIPS CPU 的设计方案。

计算机组成 P3 CPU 设计文档，描述了 Logisim 完成的简单单周期 MIPS CPU 的设计方案。

请看那元宵之夜的往事。破烂笔头的随写罢了。